LSI設計の基本 RTL設計スタイルガイド Verilog 冷静な HDL編
4.23 （63件）
タイムセール
999円以上お買上げで代引き手数料無料
LSI設計の基本 RTL設計スタイルガイド Verilog 冷静な HDL編
■
商品の説明
システムのほとんどが1つのチップに搭載されるSoC時代を迎え、ニーズの多様化と市場競争力のキーになるSoC製品の短期開発の要求にいかに応えるかがSoC設計技術に対する大きな課題となっております。
「RTL設計スタイルガイド」 は、IP記述基準として、ハードウェア記述言語によるRTL設計を進めるための設計スタイルを定義したものです。設計スタイルを標準規定することで設計者によって異なる記述スタイルや合成、検証などの設計手法を共通化することができます。そして記述の読解性が向上し、IPの再利用化に寄与することを狙いとしております。
商品の情報
カテゴリー本・雑誌・漫画 冷静な >
■ 本 冷静な
専門的な知識を学びながら、漫画でリラックスして楽しむことができる本カテゴリー。新たな知識の世界へと飛び込んでみませんか？
■
■
■ > コンピュータ・IT商品の状態目立った傷や汚れなし発送元の地域東京都
コンピュータ・ITの製品
わんだらーの製品
